MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP3248433

Publication date:

1991-11-06

Inventor:

OOKA HIDEYUKI

Applicant:

NEC CORP

Classification:

- international:

H01L21/336; H01L21/265; H01L29/784

- european:


Application number:


JP19900046114 19900226

Priority number(s):


Abstract of JP3248433

PURPOSE:To prevent electrostatic breakdown of a gate insulating film due to ion implantation and to enable high integration and high yield by carrying out ion implantation of high concentration for source/drain formation, by forming a thin gate insulating film thereafter, and by forming a gate electrode in selfalignment against a source/drain layer. CONSTITUTION: A field oxide film 2 is formed on a P-type silicon substrate 1, a heat oxide film 3 is formed on an element formation region and a phosphorus added polycrystalline silicon film 4 is further deposited. Then, a resist film 5 is formed and the polycrystalline silicon film 4 is anisotropically etched selectively, and phosphorus is ion-implanted in self-alignment to form n<->-layers 6, 7. Then, an oxide film 8 is deposited and isotropically etched to remain only on a sidewall of the polycrystalline silicon film 4, arsenic is ionimplanted in selfmatching, and n<+>-layers 9, 10 are formed. An insulating film 11 is deposited and selectively etched and removed to exposed an upper side of the polycrystalline silicon layer 4, the exposed oxide film 3 is wetetched, a gate oxide film 12 is formed, and conductive film 13 is deposited and selectively etched to form a gate electrode 13.









Data supplied from the esp@cenet database - Worldwide

19 日本国特許庁(JP)

10 特許出願公開

⑫公開特許公報(A)

平3-248433

30lnt, Cl. 5 H 01 L 21/336 21/265 識別記号

庁内整理番号

❷公開 平成3年(1991)11月6日

H 01 L 29/78

301

21/265 審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称 半導体装置の製造方法

29/784

②特 願 平2-46114

頭 平2(1990)2月26日

②発 明 大 岡 切出 頭 人 日本電気株式会社 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原

1.発明の名称

半導体装置の製造方法

1.半導体基板上に素子分離領域を形成する工程 と、前記素子分離領域により分離された素子形成 領域に第1絶縁膜を形成する工程と、前記基板上 に第2被膜を形成し、前記第2被膜のゲート電極 予定部上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして、前記第2 被順を選択的にエッチングする工程と、前紀ゲー ト電板パターンを有する第2被膜に対し、自己整 合的に低適度ソース・ドレイン層を形成する工程 と、前記第2被膜の少なくとも側壁に第3被膜を 形成する工程と、前記第3被膜を形成された第2 被膜パターンに対し、自己整合的に高濃度ソース ・ドレイン層を形成する工程と、前記基板上の 全面に絶縁性被膜を堆積し、前記絶縁性被膜を前 記第2及び第3被膜で構成されたゲート電長パ ターンの上面が露出するまで道訳的にエッチング

除去する工程と、少なくとも前記第2被膜を選択 的に除去し、露出したゲート電橋予定部上の第1 絶縁膜を除去する工程と、前記ゲート電極予定部 の半導体基板表面上にゲート絶縁膜を形成するエ 程と、前記基板上に導電膜を堆積し、前記導電膜 をゲート電極予定部にのみ残るように選択的に エッチング除去し、ゲート電極を形成する工程と を有する半導体装置の製造方法。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特に数 細な絶縁ゲート型電界効果トランジスタ(以下、 MOSトランシスタと略記する)を歩留り良く形 成する半導体装置の製造方法に関する。

〔従来の技術〕

半導体装置の高集積化に伴い、鉄装置内で使用 されるMOSトランジスタの微細化が急がれてい る。数細化に従いMOSトランジスタの内部電界 強度が増大し、これがデバイスの信頼性に関し、 同意となりつつある。

3.5 図はこの種の半導体装置の従来例を示す観 新五図、3.6 図(a).(b).~,(e)は3.5 図の従来例 を形成する工程を示す観新面図である。

第6図(a) に示すように、P型シリコン基板1上に選択般化法等により素子分離用の厚い酸化酸2を形成し、その後、活性領域上に、ゲート酸化取12を形成する。続いて、基板表面上にケート酸積用の導電膜として例えば多結晶シリコン酸4を成長し、そのとにレジスト級のゲート電板がクーン5を形成する。なお、図示しないが、クェールド酸化限2の直下にはチャネルストッパー用のP型高不減物層を形成してもよい、ティールのP型高不減物層を形成してもよい、また、チャネル領域の半導体基板表面には、トランジスタのしきい値を調整するため、適当な不減物を加をする。

次に第6図(b) に示すように、ゲート電極13 を形成し、ゲート電極13とフィールド酸化限2 に対して自己整合的に例えばリンを10¹³cm⁻²程度イオン注入して、n⁻¹ソース・ドレイン層6。 7を形成する。その後、第6図(c) に示すよう

絶縁顧を薄限化する際、下記のような問題が生じる。まず従来法では、形成されたゲート電機に対して、自己整合的にソース・ドレイン拡散層を形成することを目的に、高ドーズのイオン注入法をゲート形成後に行なっている。イオン注入法の荷電粒子を半導体基版に打込む方法であるため、本質的に需電現象を伴う。ゲート絶縁膜が薄膜を訪らに従い、このイオン注入工程による静電破壊が顕在化し、今後、前述した従来法では、MOSトランジスタの製造歩留りの低下が懸念される。

また、MOSトランジスタの短チャネル化に環 し、チャネル領域の半導体基板表面濃度を高める 必要があるが、従来法では、チャネル領域以外の 余分な領域にも、チャネルドープが行なわれる。 このためソース・ドレインの拡散層容量が増大 し、デバイスの動作速度を低下させる原因となる。

本発明は上記の欠点に差み、ソース・ドレイン 拡散層を形成した後、チャネル領域上に違いゲート酸化版を介して自己整合的にゲート電極を配置

(発明が解決しようとする課題)

ところで、MOSトランジスタの改細化には、 ゲート長の梅小と同時にゲート絶縁膜の薄膜化が 重要である。

しかし、上述した従来の製造方法では、ゲート

して、製造歩留りのよい、かつ、デバイスの動作 速度を低下させない半導体装置の製造方法を提供 することを解決すべき課題とする。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板 上に素子分離領域を形成する工程と、前記素子分 韓領域により分離された素子形成領域に第1絶縁 膜を形成する工程と、前記基板上に第2被膜を形 成し、前記第2被膜のゲート電極予定部上にレジ ストパターンを形成する工程と、前記レジストパ ターンをマスクとして、前記第2被膜を選択的に エッチングする工程と、前記ゲート電優パターン を有する第2被膜に対し、自己整合的に低濃度 ソース・ドレイン層を形成する工程と、前記第2 被順の少なくとも側壁に第3被膜を形成する工程 と、前記第3被膜を形成された第2被膜パターン に対し、自己整合的に高級度ソース・ドレイン層 を形成する工程と、前記基板上の全面に絶縁性被 膜を推構し、前記絶縁性被膜を前記第2及び第3 被膜で構成されたゲート電様パターンの上面が遅

持開平3-248433(3)

出するまて選択的にエッチング除去する工程と、少なくとも前記第2被版を選択的に除去し、露出したゲート電極予定部上の第1絶縁膜を除去する工程と、前記ゲート電極予定部の半導体基板表面上にゲート絶縁膜を形成する工程と、前記基板上に導電膜を増積し、前記導電膜をゲート電極予定部にのみ残るように選択的にエッチング除去し、ゲート電極を形成する工程とを有する。

(作用)

ソース・ドレイン形成のための高級度のイオン 注入を行なった後、海いゲート絶縁膜を形成し、 ソース・ドレイン層に対して、自己整合的にゲート電板を形成し、イオン注入によるゲート絶縁膜 の静電破壊を防止する。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1回は本発明の半導体装置の製造方法の第1の実施例を示す半導体装置(MOSトランジスタ)の製断面図、第2回(a),(b),~,(j)は第1回

cm* 4程度、イオン注入し、n* 層9, 10を形成 する。その後、第2図(d) に示すように、基板上 に絶縁脱11、例えばBPSG、スピンガラスあ るいは、その他容融性絶縁履を堆積する。そし て、この絶縁膜11を第2図(e) に示すように、 多結晶シリコン暦4の上面が貫出するまで選択 エッチする。次に、第2図(イ) に示すように、舞 出した多結晶シリコン層をウェットエッチ等によ り選択的に除去する。そして、露出した酸化膜3 をウェットエッチし、第2図(g) に示すように、 所望の腹厚のゲート酸化膜12を形成する。その 後ゲート電棒子定郎を含む基板表面上に導電販 13、例えば多結晶シリコンを堆積し、第2図 (b) に示すように、少なくともゲート領域には残 るように基板上の導電膜を選択エッチすることに よりゲート電機13を形成する。その後、基板全 面に、例えばタングステン、チタン等の高融点金 展版14を第2図(i) に示すように被着し、登素 著国気中でアニールすることにより、ゲー電棒上 のみにシリサイド用16を形成してもよい。その

の実施側の製造工程を示す工程限である。

第2回(a) に示すように、P型シリョン基板 1 上に選択酸化法によりフィールド酸化版 2 (以 壁、酸化膜2と記す)を形成し、素子形成領域 上には、熱酸化膜3を形成する。さらに、例え ばりン添加多結晶シリコン腹4を2000人~ B000人均積する。そして、ゲート電棒バター ンを有するレジスト膜5を倒えばフォトリソグラ フィにより形成する。次にレジスト膜5をマスク に多結晶シリコン膜を選択的に異方性エッチし、 第2図(b) に示すように、この多結晶シリコン膜 4 に対し自己整合的に例えばリンを加速エネル ギー2 O KeV ないし5 O KeV で1 O 13cx-3程度 イオン注入し、 n ~ 層 6 、 7 を形成する。 そして 基板上に例えば酸化版を1000点~4000点 程度気相成長法により堆積する。次に第2図(c) に示すように、酸化膜8を異方性エッチし、多結 晶シリコン膜4の側壁にのみ残す。そして、この 側壁酸化膜8に対して自己整合的に、例えばヒ素 を柱入エネルギー 5 O KeV ~ 8 O KeV で 1 O '5

後、第2図(j) に示すように層間絶縁膜15を形成し、以下通常の工程を軽て、第1図のMOSトランジスタを得る。

第3 図は本発明の第2 の実施例を示す M O S トランジスタの縦断面図、第4 図 (a).(b).~. (i) は第3 図の実施例の製造工程を示す工程図である。本実施例では、n ⁻ 層とゲート電極をオーバーラップさせているため、L D D トランジスタのn ⁻ 層による寄生抵抗の影響を緩和することができる。

素子分類領域を形成し、第4図(a) に示すように、第4図(b) に示すように示すると成長し、ゲートを形成を形成した後、この多結晶シリコン版に対し、自己の多結晶シリコン版に対し、自己の表別に対した後、この多結晶シリコン版では、第1回はである。次に第4図(b) に示すして、多数品シリコン表面にタングステン版14等を進伏的に1000人~3000人程度気和成長を進伏のにより成長する。そして第4図(c) に示するのに、タングステン版14に対して、自己整合に、タングステン版14に対して、自己を会合に、タングステン版14に対して、自己を会合に、第1回に対して、自己を会合に

n * 暦 9 . 1 0 を形成する。次に第 4 図(d) に示 すように、絶縁膜(1個大ば気相成長による酸化 膜、BPSG膜、あるいは遠布膜等を成長する。 その後、第4図(e) に示すように、絶縁膜11を タングステン段し4の上面が露出するまで選択 エッチする。次に第4図(f) に示すように露出し たタングステン膜及び多結晶シリコン膜を順次 ウェットエッチ等により選択的に除去する。ここ で、表出したゲート領域のシリコン基板表面に、 パンチスルー防止及び、しきい値電圧調整のた め、例えばポロンを20KeV ~200KeV の加速 エネルギーで10ºº~10ººcm-*程度ィオン往入 する。その後、酸化膜3をウェットエッチ等によ り除去した後、30人~100人程度のゲート酸 - 化膜12を形成する。そして第4図(g) に示すよ うに、ゲート電極予定部を含む基板上に、導電膜 13、例えば多結晶シリコン膜あるいは高融点会 属膜等を形成する。その後、第4図(h) に示すよ うに、導電膜13を少なくともゲート領域に残る ように選択エッチする。そして第4図(i) に示す

の実施例の製造工程を示す工程図、第3図は本発明の第2の実施例を示すMOSトランジスタの駅 新面図、第4図)(a).(b). ~.(i)は第3図の実施 例の製造工程を示す工程図、第5図はこの種の 半導体の従来例を示す駅新面図、第6図(a).(b). ~.(c)は第5図の従来例を形成する工程を示す駅 新面図である。

1 ········· P型シリコン基板、

2.3.8.12-酸化煤、

4 … … … 多結晶シリコン膜、

5 … … … レジスト膜、

6 , 7 ··· ··· n - 7

9. 10 ··· n · 層·

11 ………他秘服。

16………シリサイド順、


17 金屋間.

, 特許出類人 日本電気株式会社 代理人 并理士内原 音 ように層間絶縁膜 (5 を形成し、以下通常の工程を続て、第 2 図に示す M O S トランジスタを得る。

(発明の効果)

4.図面の簡単な説明

第1図は本発明の半導体装置の製造方法の第1の実施例を示す半導体装置(MOSトランジスタ)の緩断面図、第2図(a).(b).~.(j)は第1図



第1回

持周平3-248433(5)

